⑫ 公 開 特 許 公 報 (A)

昭63-84320

@Int_Cl_4

識別記号

庁内整理番号

49公開 昭和63年(1988) 4月14日

H 03 L 7/22 7530-5J

審査請求 未請求 発明の数 2 (全5頁)

図発明の名称

マイクロ波帯周波数シンセサイザ

29特 願 昭61-230312

誠

❷出 頭 昭61(1986)9月29日

@発 明 長 谷 Ш 者

神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株

式会社内

明 個発 者 美細津. 公英 神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株

式会社内

@ 群 明 Ш 下 貞 奁 神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株

式会社内

砂出 願 松下電器產業株式会社 大阪府門真市大字門真1006番地

四代 理 弁理士 中尾 敏男

外1名

発明の名称 マイクロ波帯周諜数シンセサイザ

- 2. 特許請求の範囲
 - (1) 高安定度の水晶発振器を基準とした第1の位 相同期ループによる基準水晶発振器と、この第 1の位相同期ループからの出力を基準とする周 波数可変散定の第2の位相同期ループと、前記 第1の位相同期ルーブからの出力を基準とする 第3の位相同期ループとを具備し、前記第2の 位相同期ルーブからの信号と、前記第3の位相 同期ルーブからの信号とを周波数混合し、その 出力を3 逓倍することによりマイクロ波信号を 得るとともに、前記第2の周波数可変設定の周 波数が 880 MHz から1066 MHz の範囲内 であることを特徴とするマイクロ波帯周波数シ ンセサイザ。
- (2) 第2の位相同期ループが、周波数可変設定位 相同期ループと、前記周波数可変設定位相同期 ループにおける比較周波数を固定分周した周波

数を比較周波数とする位相同期ループとから成 ることを特徴とする特許請求の範囲第1項記載 のマイクロ波帯周波数シンセサイザ。

- (3) 第3の位相同期ループの出力周波数が固定で あることを特徴とする特許請求の範囲第1項記 載のマイクロ波帯周波数シンセサイザ。
- (4) 第3の位相同期ループの周波数可変の全設定 幅を第2の位相同期ループの周波数可変設定の 単位幅とし、第2と第3の位相同期ループ内の 各々の可変分周器の分周数を制御することによ り、周波数設定を行なうことを特徴とする特許 請求の範囲第1項記載のマイクロ波帯周波数シ ンセサイザ。
- (5) 安定度の水晶発振器を基準とした第1の位相 同期ループによる基準水晶発振器と、この第1 の位相同期ループからの出力を基準とする周波 数可変設定の第2の位相同期ループと、前記第 1の位相同期ループからの出力を基準とする第 3の位相同期ルーブからの出力を基準とする第 3の位相同期ループとを具備し、前記第2の位

9 ページ

相同期ループの信号を3通倍した後に、前記第3の位相同期ループからの出力とを周波数混合することによりマイクロ波信号を得るとともに、前記第2の周波数可変設定の周波数が880MHzから1066MHzの範囲以内であることを特徴とするマイクロ波帯周波数シンセサイザ。

- (6) 第3の位相同期ループの出力周波数が固定であることを特徴とする特許請求の範囲第5項記載のマイクロ波帯周波数シンセサイザ。
- (7) 第2の位相同期ルーブが、局波数可変設定位相同期ループと、前記の周波数可変設定位相同期ループにおける比較周波数を固定分周した周派数を比較周波数とする位相同期ループとから成ることを特徴とする特許請求の範疇第5項記載のマイクロ波帯周波数シンセサイザ。
- (a) 第3の位相同期ループの周波数可変の全設定幅を第2の位相同期ループの周波数可変設定の単位幅とし、第2と第3の位相同期ループ内の各々の可変分周器の分周数を制御することにより、周波数設定を行なうことを特徴とする特許

5 ~-9

相同期ループ12、13の加算を高い比較周波数で行なう位相同期ループ、15は固定周波数位相同期ループ、16は各位相同期ループ14、15の出力信号を混合加算する混合器、17はマイクロ波帯周波数シンセサイザの出力周波数を得るための逓倍器、18、19はそれぞれ固定分周器、20は片側波帯変調器である。

以上のような構成において、以下その動作について説明する。

まず、基準水晶発振位相同期ループ11からの出力を利用し、それを基準としてそれぞれの比較周波数を例えば1.25 MHzと比較的高くして、リファレンスの扇洩を小さく、また自然周波数 an を高く選べるように構成し、耐マイクロフォニック雑音特性と位相雑音特性の向上をはかった、周波数徴設定位相同期ループ13を設ける。周波数数定位相同期ループ13からの出力を、固定分周器18によって例えば40分周し、1.25 MHz の 40分の1のステップと、周波数粗設定位相同期ルー

請求の範囲第5項記載のマイクロ波帯周波数シ ンセサイザ。

3. 発明の詳細な説明

産業上の利用分野

本発明は、例えば衛星通信における送信機、あるいは受信機に用いられる局部発振器としてのマイクロ波帯周波数シンセサイザに関するものである。

従来の技術 .

最近、低位相雑音のマイクロ波帯周波数シンセサイザは、衛星通信などの分野で盛んに利用されるようになってきた。このマイクロ波帯周波数シンセサイザは、例えば、周波数可変設定位相同期ループが、3つの位相同期ループから成る構成が知られている。以下、第4図を参照して従来の低位相雑音のマイクロ波帯周波数シンセサイザについて説明する。

第4図において、11は基準水晶発振位相同期 ループ、12は周波数微設定位相同期ループ、 13は周波数粗設定位相同期ループ、14は各位

6 ベージ

プ13の1.25 MHzステップを片側波帯変調器20で合成して固定分周器19で4分周する。一方加算位相同期ループ14内の発振器も4分周して、上記固定分周器19の出力と比較して位相同期をかけ、混合器16によって、固定周波数位相同期ループ15と混合加算し、通倍器17によって8 通倍を行なう場合、周波数ステップとしては、

 $1.25 \times 1/40 \times 1/1/4 \times 8 = 1.0$ 1 MHz ステップとなる。

以上のようにして、周波数粗設定および微設定および微設定をれぞれの位相同期ループの比較周波数は高くし、自然周波数 [∞] な高く選べるようにして、可変周波数の位相同期ループを構成している。

発明が解決しようとする問題点

しかし以上のような構成では、異なる可変周波数の位相同期ループが3つあり、そこに使用する電圧制御発振器(VCO)も3種類必要であり、またスプリアス特性の確保に困難が伴なうという問題があった。

本発明は、従来技術の以上のような問題点を解決するもので、簡単な構成で、周波数可変設定位相同期ループの周波数関係および逓倍数を選ぶことにより、スプリアス特性の確保が容易で低位相雑音のマイクロ波帯周波数シンセサイザを得ることを目的とするものである。

問題点を解決するための手段

本発明は、マイクロ波帯の周波数シンセサイザの信号出力を、固定周波数位相同期ループと、880 MHz 以上1066 MHz 以下の範囲にある周波数可変設定位相同期ループの出力とから、混合加算および3 逓倍を行なって得ることにより、上記目的を達成するものである。

作 用

本発明はマイクロ波帯で1 MHz ステップで 500 MHz の周波数範囲をカパーするために、 通倍数 N を 3 に選んだが、 通倍数 をこれ以上大きく すると、比較周波数がステップの1 MHz の 1 / N 倍となるので低くなり、 自然周波数 on が 高くできなくなり、また逓倍数をこれ以下に小さく選ぶ

9 ページ

第1図に示すように、基準水晶発振位相同期ループ1を基準として、可変周波数位相同期ループ2 および、位相同期ループ3を設け、その信号を混合器4で混合加算し、逓倍器5によって3 逓倍を行なってマイクロ波信号を得るように構成されている。

以上のような構成において、以下にその動作を 説明する。

まずマイクロ波帯で1 MHz ステップで、500 MHz の周波数範囲をカバーするため、 3 通倍器 5 を用いた場合比較周波数は1 MHz の 3 分の 1 で 3 3 3.3 KHz となり、位相同期ループの自然周波数 ωn は通常比較周波数の10分の1程度以下なので最低必要な20 KHz 程度の自然周波数は確保できる。また周波数可変設定位相同期ループ2の中に、第3図ωに示すように166.6 MHz (= 500/3)の周波数をカバーする低雑音電圧制御発振器6が必要となる。電圧制御発振器6の比帯域は20%以下でないと低位相雑音化は困難なので、周波数カバー範囲を△f=166.7 MHz、中

と、電圧制御発振器の周波数範囲が高く、広くなるので低雑音の電圧制御発振器としての生産上の 難易度が増大するので逓倍数は3とする。

また、可変設定周波数位相同期ループを 8 8 0 MHz から 1 0 6 6 MHz の間で選ぶことにより、 比帯域を 1 7 %程度とし、 8 0 0 MHz の基準信号と混合減算して得た 8 0 ~ 2 6 6 MHz で、分周・ 比較するという構成として、フェーズ・ロック・ ループ (PLL)ーICの動作周波数の範囲において 5 0 0 チャンネル以上をカバーするための最も 小さな分周数の範囲 2 4 0 ~ 7 9 8とすることができ、低位相雑音でまた異なる周波数の位相同期ループの加算等がないために、スプリアス特性の確保が容易な周波数シンセサイザの実現が可能となる。

寒 施 例

以下、図面を参照しながら本発明の第1の実施例について説明する。第1図は、本発明の第1の 実施例におけるマイクロ波帯周波数シンセサイザ を1515の の回路系統である。

10 ページ

心周波数を f_0 (MHz)とすると、 $\triangle f/f_0 < 0.2$ から $f_0 \ge 8333$ MHzとなり、 周波数カバー範囲の下限 f_{\min} は、 $f_{\min} = f_0 - \frac{1}{2} \triangle f$ より、 $f_{\min} \ge 750$ MHzとなる。

低位相雑音のシンセサイザを構成するには、① 電圧制御発振器6の比帯域をできるだけ小さく、 foを高くする。 ②電圧制御発振器の周波数と基 準発振位相同期ループの信号とを混合減算して、 周波数を低くして可変分周器8の分周数を小さく することが必要である。

そこで、基準発振位相同期ループ 1 からは、100 MHz の 8 倍の 8 0 0 MHz を基準として、電圧制御発振器 6 との混合減算周波数を 8 0~2 6 6 MHz とする。可変分周器 8 に 1 6 / 1 7 分周タイプのデュアルモジュラス分周器を使用する場合、PLL(フェーズ・ロック・ループ)ーIC9の入力周波数は、最高で 2 6 6 / 1 6 = 1 6.6 MHzとなり、入力周波数の上限からしても、分周比を小さくすることからしても 1 6 / 1 7 分周タイプが最適となる。デュアルモジュラス 分周器の動作上(A

カウンタ)<(Nカウンタ)では使用できないので、連続して分周数が変化できるのは 15 × 16 = 240 以上の分周数ということになる。比較周波数はステップ 1 MHz の逓信数(=3)分の1で、かつ基準発振周波数 10 MHzを固定分周器 10 で30 分周した 3333 KHz(=1 MHz/3)なので 1/3×240 = 80 MHz 以上となる。

一方、可変分周器8の分周数800、すなわち電圧制御発振器6の周波数で800+1/3×800=1066.6 MHzの場合は、基準周波数800MHzの4倍と、電圧制御発振器6の発振周波数の2倍とで、電圧制御発振器6の周波数と同じ周波数が以下に示すようにスプリアスとして発生する。800×4-(800+1/3×800)×2=800+1/3×800

可変分周器8の分周数799では、2/3MHz 上に発生し、この分周数800、799は避けるべきである。

したがって、可変分周器8の分周数としては 240から798までの558の範囲、電圧制御発 振器6の周抜数としては、

13 ページ

数を880 MHzから1066 MHzまでの間に選び、固定周波数の位相同期ループ3と混合器4で混合加算し、さらに逓倍器5で3 逓倍するという構成を採用することにより、可変分周器8の分周数が小さく、1 MHz ステップで500チャンネルをカパーする低位相雑音で、しかも異なる周波数の位相同期ループの加算等が無くスプリアス特性の確保が容易なマイクロク波帯周波数シンセサイザを得ることができる。

次に本発明の第2の実施例について説明する。 第2図は、本発明の第2の実施例におけるマイクロ被帯周波数シンセサイザの回路系統図である。 第1の実施例と動作上はほぼ同じであり、構成として、可変周波数位相同期ループの2の後に逓倍器5aによって3逓倍し、その後に固定の周波数の位相同期ループ3を混合器4aで混合加算している点が異なる。

なお、上記構成では、位相同期ループ3を周波 数固定としているが、位相同期ループ3を2~10 チャンネル程度の周波数可変の発振器とし、可変 800+1/3×240=880MHz 800+1/3×798=1066MHz の範囲の中で、必要とされるチャンネル数、例えば500チャンネルを設定すれば良い。

また、第3図(a)で比較周波数の漏洩が大きい場合、周波数可変設定位相同期ループ 2 を第3図(b)のように、電圧制御発振器6の周波数を基準の800 MHzと混合減算して得た比較周波数を固定分周と、足して、混合器22による電圧制御発振器21とを進信号との混合減算周波数を固定分周器23で分別した信号と、PLL(フェーズ・ロック・ループ)IC24での位相同期比較する構成として、PLL(フェーズ・ロック・ループ)IC24での位相同期ルウェーブを比較周波数の漏洩の小さい位相同期ループとすることが必要である。

以上の説明から明らかなように本実施例によれば、基準水晶発振位相同期ループ1からの出力として800MHzを設け、電圧制御発振器6の周波

14 ページ

位相同期ループ2の単位ステップ周波数幅を、位相同期ループ3の周波数可変の全設定幅の分だけ大きくして、可変位相同期ループの低位相雑音化、リファレンス周波数の構洩の減少に有利として、位相同期ループ2と位相同期ループ3のループ内の各々の可変分周器の分周数を制御することにより、周波数設定を行なう形としても良い。

発明の効果

以上のように本発明は、一方を880MHzから1066MHzまでの間の可変設定周波数位相同期ループとする2つの位相同期ループの出力から、混合加算および3 逓倍を行なうことにより、簡単な構成で多チャンネル、低位相雑音のマイクロ波帯周波数シンセサイザを得ることができ、その効果は大きい。

4. 図面の簡単な説明


第1図は本発明の第1の実施例におけるマイクロ波帯周波数シンセサイザの回路系統図、第2図は本発明の第2の実施例におけるマイクロ波帯周波数シンセサイザの回路系統図、第3図Q以および

(b)は本発明の第1の実施例および第2の実施例に おける可変周波数位相同期ループの回路系統図、 第4図は従来のマイクロ波帯周波数シンセサイザ の回路系統図である。

2…周波数可変設定位相同期ループ、3…位相同期ループ、4、4 a、7…混合器、5、5 a… 通告器、6…電圧制御発振器、8…可変分周器。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 1 図




位相同期ループ

880 ≤fli (MHz) ≤1066

第 3 図





第 4 図

